• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Offenbart wird ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur unter Verwendung einer Opfermaskenschicht. Das Verfahren enthält ein Ausbilden einer Vielzahl von parallelen Verbindungsmustern auf einem Halbleitersubstrat. Jedes der Verbindungsmuster weist eine Verbindung und ein Maskenmuster auf, welche aufeinanderfolgend geschichtet sind. Zwischenisolationsschichtmuster sind zum Auffüllen von Lückenbereichen zwischen den Verbindungsmustern ausgebildet. Die Maskenmuster werden partiell geätzt, um vertiefte Maskenmuster auszubilden, die Nuten bzw. Vertiefungen zwischen den Zwischenisolationsschichtmustern definieren. Anschließend werden die Vertiefungen mit Opfermaskenmusters aufgefüllt. Ein vorbestimmter Bereich der Zwischenisolationsschichtmuster wird unter Verwendung der Opfermaskenmuster als Ätzmasken geätzt, um ein selbstausgerichtetes Kontaktloch auszubilden, das einen vorbestimmten Bereich des Halbleitersubstrats freilegt. Ein Spacer wird auf einer Seitenwand des selbstausgerichteten Kontaktlochs ausgebildet und ein Plug, der von dem Spacer umgeben ist, wird in dem selbstausgerichteten Kontaktloch ausgebildet.
    公开号:DE102004025925A1
    申请号:DE200410025925
    申请日:2004-05-27
    公开日:2005-02-03
    发明作者:Tae-Young Chung；Cheol-Ju Yun
    申请人:Samsung Electronics Co Ltd；
    IPC主号:H01L21-28
    专利说明:
    [0001] DieOffenbarung betrifft eine Vorrichtung zum Herstellen einer Halbleitervorrichtungund insbesondere ein Verfahren zum Ausbilden einer selbstausgerichtetenKontaktstruktur unter Verwendung einer Opfermaskenschicht.
    [0002] Daintegrierte Schaltungen immer höherintegriert werden, verringert sich die Breite der Verbindungen undder Abstand zwischen den Verbindungen wird immer weiter. Die Technikder selbstausgerichteten Kontakte wird zum Erhöhen der Ausrichtungsspielräume beiVerwendung von Photolithographieverfahren zum Ausbilden von Kontaktlöchern in vorbestimmtenBereichen zwischen den Verbindungen verwendet.
    [0003] 1A bis 1E sind Querschnittsdiagramme, die einVerfahren zum Ausbilden einer selbstausgerichteten Kontaktstrukturin Übereinstimmungmit einem herkömmlichenVerfahren darstellen.
    [0004] Gemäß 1A wird eine untere Isolationsschicht 20 aufeinem Halbleitersubstrat 10 ausgebildet. Als nächstes wirdeine untere Leitungsschicht 30 und eine Maskenschicht 40 aufeinanderfolgendauf der gesamten Oberflächedes Halbleitersubstrats 10 mit der darauf ausgebildetenunteren Isolationsschicht 20 ausgebildet. Die Maskenschicht 40 wirdtypischerweise als eine Siliziumnitridschicht ausgebildet.
    [0005] Gemäß 1B wird aufeinanderfolgenddie Maskenschicht 40 und die untere Leitungsschicht 30 der 1A zum Ausbilden von Verbindungsmustern 37 mitVerbindungen 35 und Maskenmustern 45, die aufeinandergestapelt bzw. geschichtet sind, gemustert. Eine Siliziumnitridschichtwird anschließendauf der gesamten Oberflächedes Halbleitersubstrats mit dem Verbindungsmuster 37 ausgebildet.Ein Rückätzverfahrenwird auf der gesamten Oberfläche desHalbleitersubstrats mit der Siliziumnitridschicht durchgeführt, sodaß Spacer 50 aufden Seitenwändender Verbindungsmuster 37 ausgebildet werden.
    [0006] Gemäß 1C wird eine Zwischenisolationsschicht 67 aufder gesamten Oberflächedes Halbleitersubstrats mit den Verbindungsmustern 37 undden Spacern 50 ausgebildet. Die Zwischenisolationsschicht 60 füllt Lückenbereichezwischen den Verbindungsmustern 37 vollständig auf.Die Zwischenisolationsschicht 60 wird aus Siliziumoxidausgebildet.
    [0007] Gemäß 1D wird ein Photoresistmuster 70 mit Öffnungen,durch welche die Zwischenisolationsschicht 60 selektivbelichtet bzw. freigelegt wird, auf der Zwischenisolationsschicht 60 zumAusbilden von Kontaktlöchernausgebildet. Die Verbindungsmuster 37 und die Spacer 50 können teilweiseunterhalb der Öffnungenangeordnet sein. Die Zwischenisolationsschicht 60 wirdunter Verwendung des Photoresistmusters 70 als eine Ätzmaskegeätzt.Die Verbindungsmuster 37 und die Spacer 50, dieunterhalb der Öffnungenangeordnet sind, könnenebenso als Ätzmaskedienen, so daß selbstausgerichteteKontaktlöcher 75 ausgebildetwerden, die vorbestimmte Bereiche des Halbleitersubstrats 10 freilegen.
    [0008] Während des Ätzverfahrensder Zwischenisolationsschicht 60 wird eine große Mengeder oberen Abschnitte der Maskenmuster 45 der Verbindungsmuster 37 undder Spacer 50 weggeätzt,da die Maskenmuster 45 und die Spacer 50 aus einerSiliziumnitridschicht ausgebildet sind. Demgemäß liegen die oberen Ecken derVerbindungen 35 näheran den Kontaktlöchern 75 oderdie Verbindungen 35 können sogardurch die Kontaktlöcher 75 freigelegtsein.
    [0009] Gemäß 1E wird das Photoresistmuster 70 der 1D nach dem Ausbilden derKontaktlöcher 75 weggestrippt.Eine obere Leitungsschicht wird auf der gesamten Oberfläche desHalbleitersubstrates 10 ausgebildet, um die Kontaktlöcher 75 vollständig aufzufüllen. Dieobere Leitungsschicht wird anschließend solange planarisiert,bis die obere Oberflächeder Zwischenisolationsschicht 60 freigelegt ist. Im Ergebniswerden so Kontaktplugs 85, die durch die Zwischenisolationsschicht 60 voneinander isoliertsind, in den Kontaktlöchern 75 ausgebildet.
    [0010] Dievorangehende herkömmlicheTechnik weist eine Vorteil dahingehend auf, daß es möglich ist, ein Aspektverhältnis einesKontaktlochs, das auf dem Plug auszubilden ist, durch vorherigesAusbilden derartiger Plugs 85 zu erniedrigen, und dahingehend,daß siegute bzw, großeVerfahrensspielräume aufweist,da selbstausgerichtete Kontaktlöcherausgebildet werden.
    [0011] Jedochweist die vorangehend beschriebene herkömmliche Technik ebenso Nachteileauf, wie sie nachstehend beschrieben werden. 1.Wie unter Bezugnahme auf 1D beschrieben,könnendie oberen Ecken der Verbindungen 35 durch die Kontaktlöcher 75 freigelegtwerden, da die Maskenmuster 45 und die Spacer 50 teilweiseweggeätztwerden, wenn die selbstausgerichteten Kontaktlöcher 75 ausgebildetwerden. Die freigelegten Verbindungen 35 bilden mit den Plugs 85 einenKurzschluß undkönnendaher Vorrichtungsfehler verursachen. Aber auch wenn die Verbindungen 35 nichtdurch die Kontaktlöcher 75 freigelegt werden,verringert sich trotzdem die Durchbruchspannung und ein Vorrichtungsfehlerkann verursacht werden, da die Verbindungen 35 und dieKontaktlöcher 75 zunahe aneinander liegen. 2. Fürden Fall, daß dieDicke der Maskenschicht 45 (1A)zum Verhindern der Kurzschlüsse zwischenden Verbindungen 35 und den Plugs 85 erhöht wird,werden ein Photolithographieverfahren und ein Ätzverfahren zum Ausbilden derMaskenschichten 45 schwierig und kompliziert. Ferner wirdin solchen Fällendas Aspektverhältnisder Kontaktlöcher 75 vergrößert unddie hergestellte Halbleitervorrichtung strukturell geschwächt, da dieGesamthöheder Vorrichtung erhöhtwird. 3. In Übereinstimmungmit der zuvor unter Bezugnahme auf 1B beschriebenenherkömmlichenTechnik werden die Spacer 50 durch Ausbilden der Siliziumnitridschichtauf der gesamten Oberflächedes Halbleitersubstrats 10 mit den Verbindungsmustern 35 unddurch Zurückätzen dergesamten Oberflächedes Siliziumnitridmusters ausgebildet. Demgemäß bedecken die Spacer 50 dieSeitenwändeder Verbindungsmuster 37. Nach Auffüllen des verbleibenden Raums mitder Zwischenisolationsschicht 60, werden dielektrischeSchichten, die einen Spacer 50, die Zwischenisolationsschicht 60 undeinen anderen Spacer erhalten, zwischen den Verbindungen 35 angeordnet,wie in 1C gezeigt. Dain diesem Fall eine Siliziumnitridschicht, die die Spacer 50 ausbildet,eine größere Dielektrizitätskonstante aufweistals die Siliziumoxidschicht, die die Zwischenisolationsschicht 60 ausbildet,wird eine Kopplungskapazitätzwischen den Verbindungen 35 groß.
    [0012] Ausführungsformender Erfindung vermeiden diese und andere Nachteile des Stands der Technik.
    [0013] Esist daher eine Aufgabe der Erfindung ein Verfahren zum Ausbildeneiner selbstausgerichteten Kontaktstruktur vorzusehen, das in derLage ist, die Höheeines Kontaktplugs zu verringern und Ätzbeschädigungen der oberen Oberflächen derVerbindungen ebenso wie Kurzschlüsseoder eine Verringerung der Durchschlagsspannung zwischen den Verbindungenund den Plugs zu verhindern.
    [0014] DieseAufgabe wird jeweils durch die Merkmale der unabhängigen Ansprüche gelöst. Weitere vorteilhafteAusgestaltungen und Weiterbildungen dieses Verfahrens bilden denGegenstand von Unteransprüchen,deren Inhalt hierdurch ausdrücklichzum Bestandteil der Beschreibung gemacht wird, ohne an dieser Stelleihren Wortlaut zu wiederholen.
    [0015] WeitereAspekte und Ausführungsformen sehenfür dasVerfahren zum Ausbilden einer selbstausgerichteten Kontaktstrukturden Vorteil vor, daß Kupplungskapazitäten zwischenden Verbindungen verringert werden können.
    [0016] Dieobigen und andere Merkmale und Vorteile der vorliegenden Erfindungwerden durch die Beschreibung der detaillierten Ausführungsformender Erfindung unter Bezugnahme auf die beigefügten Zeichnungen für den Fachmannohne weiteres ersichtlich. Es zeigt:
    [0017] 1A bis 1E Querschnittsdiagramme, die ein Verfahrenzum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmungmit einem herkömmlichenVerfahen darstellen.
    [0018] 2A bis 2G Querschnittsdiagramme, die ein Beispielfür einVerfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmungmit einer Ausführungsformder vorliegenden Erfindung darstellen.
    [0019] 3A bis 3F Querschnittsdiagramme, die ein Beispielfür einVerfahren zum Ausbilden einer selbstausgerichteten Kontaktstrukturin Übereinstimmungmit einer anderen Ausführungsformder vorliegenden Erfindung darstellen.
    [0020] 4A bis 4H Querschnittsdiagramme, die ein Beispielfür einVerfahren zum Ausbilden einer selbstausgerichteten Kontaktstrukturin Übereinstimmungmit einer anderen Ausführungsformder vorliegenden Erfindung darstellen.
    [0021] 5A bis 5G Querschnittsdiagramme, die ein Beispielfür einVerfahren zum Ausbilden einer selbstausgerichteten Kontaktstrukturin Übereinstimmungmit einer anderen Ausführungsformder vorliegenden Erfindung darstellen.
    [0022] Imfolgenden werden die bevorzugten Ausführungsformen der vorliegendenErfindung unter Bezugnahme auf die begleitende Zeichnung eingehendbeschrieben. In den Figuren bezeichnen gleiche Bezugszeichen gleicheElemente.
    [0023] 2A bis 2G sind Quexschnittsdiagramme, die einVerfahren zum Ausbilden einer selbstausgerichteten Kontaktstrukturin Übereinstimmungmit einer Ausführungsformder vorliegenden Erfindung darstellen. Gemäß 2A wird eine untere Isolationsschicht 200 aufeinem Halbleitersubstrat 100 ausgebildet. Das Halbleitersubstrat 100 kannaktive Bereiche (nicht gezeigt) oder Leitungskontaktstellen bzw.Leitungspads (nicht gezeigt) fürelektrische Verbindungen, die damit auszubilden sind, darin aufweisen.Wenn die aktiven Bereiche auf der Oberfläche des Halbleitersubstrats 100 freige legtwerden, kann die untere Isolationsschicht 200 als eineGate-Dielektrikschicht dienen.
    [0024] Dieuntere Isolationsschicht kann beispielsweise als eine Oxidschichtoder eine Nitridschicht ausgebildet sein. Wenn die untere Isolationsschicht 200 alseine Gate-Dielektrikschichtdient, wird es bevorzugt, daß dieuntere Isolationsschicht 200 aus einem Material mit einerhohen Dielektrizitätskonstante ausgebildetist.
    [0025] Fallsdie Leitungspads (nicht gezeigt) auf der Oberfläche des Halbleitersubstrats 100 freigelegt werden,kann die untere Isolationsschicht 200 derart gemustertsein, daß sie Öffnungenzum Freilegen von Abschnitten der Kontaktpads aufweist.
    [0026] Eineuntere Leitungsschicht 300 und eine Maskenschicht 400 werdenauf der gesamten Oberflächedes Halbleitersubstrats 100 mit der unteren Isolatiosschicht 200 aufeinanderfolgendausgebildet. Die untere Leitungsschicht 300 kann als eineeinzige Leitungsschicht oder eine Vielzahl von aufeinandergeschichtetenLeitungsschichten ausgebildet sein. Vorzugsweise kann die untereLeitungsschicht 300 durch ein sequenzielles Aufeinanderschichteneiner Polysiliziumschicht und einer Metallsilizidschicht oder durchsequenzielles Aufeinanderschichten einer Diffusionsbarrierenschichtund einer Metallschicht ausgebildet werden. Die Metallschicht kannbeispielsweise eine Wolframschicht sein.
    [0027] DieMaskenschicht 400 wird aus einem Material ausgebildet,das eine niedrige Ätzratebezüglicheines Ätzmittelsfür dieuntere Leitungsschicht 300 aufweist, da die Maskenschicht 400 alseine Ätzmaskeverwendet wird, währenddie untere Leitungsschicht 300 gemustert wird. Vorzugsweisekann die Ätzmaske 400 auseiner Siliziumnitridschicht ausgebildet sein. Ebenso kann die Maskenschicht 400 durchAufeinanderschichten einer Anzahl von Schichten ausgebildet sein,wie es eingehend unter Bezugnahme auf 3A bis 3F beschrieben wird.
    [0028] Gemäß 2B wird die Maskenschicht 400 der 2A unter Verwendung einesphotolithographischen Verfahrens und eines Ätzverfahrens zum Ausbildenvon Maskenmustern 450 gemustert. Nach dem Ausbilden derMaskenmustern 450 wird die untere Leitungsschicht 300 der 2A unter Verwendung eines Ätzverfahrenszum Ausbilden von Verbindungen gemustert. Zu diesem Zeitpunkt können die Maskenmuster 450 als Ätzmaskenverwendet werden. Im Ergebnis werden Verbindungsmuster 370, diedie Verbindungen 350 und die Maskenmuster 450 enthalten,ausgebildet. Die Verbindungen 350 können als Wortleitungen oderals Bitleitungen dienen.
    [0029] EineZwischenisolationsschicht wird auf der gesamten Oberfläche desHalbleitersubstrats mit den Verbindungsmustern 370 zumAuffüllenvon Lückenbereichenzwischen den Verbindungsmustern 370 ausgebildet. Es wirdbevorzugt, daß dieZwischenisolationsschicht als eine dielektrische Schicht mit niedrigerDielektrizitätskonstante(im folgenden Low-k-Dielektrikschicht) die eine niedrige Ätzrate bezüglich eines Ätzmittelsder Maskenschicht 400 aufweist, ausgebildet wird. Vorzugsweisekann die Zwischenisolationsschicht aus einer Siliziumoxidschichtausgebildet sein. Als nächsteswird die Zwischenisolationsschicht solange planarisiert, bis dieoberen Oberflächender Maskenmuster 450 freigelegt sind. Im Ergebnis werdenZwischenisolationsschichtmuster 500, die die Lückenbereichezwischen den Verbindungsmustern 370 auffüllen, ausgebildet,und die oberen Oberflächender Maskenmuster 450 werden freigelegt, wie in 2B dargestellt.
    [0030] Beiden herkömmlichenVerfahren wird die Zwischenisolationsschicht nach der Ausbildungder Spacer, die die Seitenwändeder Verbindungsmuster 370 bedecken ausgebildet. Da dieherkömmlichen Spaceraus einer dielektrischen Schicht mit einer hohen Dielektrizitätskonstante(im folgenden als High-k-Dielektrikschicht bezeichnet) wie etwaeiner Siliziumnitridschicht ausgebildet sind, verursacht das herkömmlicheVerfahren hohe Kopplungskapazitäten zwischenden Verbindungen. Da andererseits in Übereinstimmung mit den Ausführungsformender vorliegenden Erfindung die Zwischenisolationsschichtmuster 500 ohneAusbilden von Spacern, die die Seitenwände der Verbindungsmuster 370 bedecken,ausgebildet werden, könnenbei Ausführungsformender vorliegenden Erfindung die Kopplungskapazitäten zwischen den Verbindungenverringert werden.
    [0031] Gemäß 2C werden obere Abschnitte derfreigelegten Maskenmuster 450 selektiv zum Ausbilden vonvertieften Maskenmustern geätzt.Die Maskenmuster 450 könnenselektiv unter Verwendung von Nassätz- oder Trockenätzverfahrenmit einem Ätzmittel; das eine Ätzselektivität bezüglich der Zwischenisolationsschichtmustern 500 aufweist,selektiv geätztwerden. Im Ergebnis werden Nuten bzw. Vertiefungen 550,die durch die Zwischenisolationsmuster definiert sind, auf der Oberfläche derMaskenmuster 470 ausgebildet.
    [0032] Gemäß 2D wird eine Opfermaskenschichtauf der gesamten Oberflächedes Halbleitersubstrats mit den Vertiefungen 550 ausgebildet.Die Opfermaskenschicht wird aus einer Materialschicht mit einerniedrigen Ätzratebezüglichder Maskenschicht 400 füreine Ätzrezepturzum Ätzender Zwischenisolationsschichtmuster 500 ausgebildet. Vorzugsweisekann die Opfermaskenschicht aus einer Polysiliziumschicht ausgebildetsein.
    [0033] Alsnächsteswird die Opfermaskenschicht solange planarisiert, bis Oberflächen derZwischenisolationsschichtmuster 500 freigelegt sind. ImErgebnis werden Opfermaskenmuster 600, die die Vertiefungen 550 auffüllen undvoneinander durch die Zwischenisolationsschichtmuster 500 getrenntsind, ausgebildet.
    [0034] Gemäß 2E wird ein Photoresistmuster 700 mit Öffnungenzum Freilegen von bestimmten Bereichen der Zwischenisolationsschichtmuster 500 aufdem Halbleitersubstrat mit dem Opfermaskenmustern 600 ausgebildet.Das Photoresistmuster 700 wird derart ausgebildet, daß die Öffnungen,die über denaktiven Bereichen (nicht gezeigt) oder den Leitungspads (nicht gezeigt),die in dem Halbleitersubstrat ausgebildet sind, liegen. Ferner können dieOpfermaskenmuster 600 durch die Öffnungen des Photoresistmusters 700 teilweisefreigelegt werden.
    [0035] Die Öffnungendes Photoresistmusters 700 können in einer Lochform odereiner Linienform, die kreuzförmig über dieOpfermaskenmuster 600 verlaufen, ausgebildet sein.
    [0036] UnterVerwendung des Photoresistmusters 700 und des Opfermaskenmusters 600 als Ätzmaskenwerden die Zwischenisolationsschichtmuster 500 und dieuntere Isolationsschicht 200 aufeinanderfolgend geätzt. ImErgebnis werden somit selbstausgerichtete Kontaktlöcher 750 zumFreilegen der nicht näherdargestellten aktiven Bereiche oder Pads in dem Halbleitersubstrat 100 ausgebildet.
    [0037] Hierbeikönnendie oberen Ecken der Opfermasken 600 weggeätzt werden.Da jedoch die Ätzrateder Opfermaskenmuster 600 niedriger ist als die einer Siliziumnitridschicht,könnendie selbstausgerichteten Kontaktlöcher 750 unter Verwendungder Maskenmuster dünnerals bei den herkömmlichen Maskenmusternohne dem Freilegen der Oberflächender Verbindungen 350 ausgebildet werden.
    [0038] Gemäß 2F wird nach dem Ausbildender Kontaktlöcher 750 dasPhotoresistmuster 700 entfernt. Als nächstes werden eine Spacerisolationsschichtauf der gesamten Oberflächedes Halbleitersubstrats mit den Kontaktlöchern 750 ausgebildet. DieSpacerisolationsschicht kann aus einer Siliziumoxidschicht odereiner Siliziumnitridschicht ausgebildet sein. Da die Siliziumoxidschichteine niedrigere Dielektrizitätskonstanteals die Siliziumnitridschicht aufweist, verringert sie vorteilhafterweisedie Kopplungskapazitätenmehr als die Siliziumnitridschicht.
    [0039] DieSpacerisolationsschicht wird zum Ausbilden von Spacern 650,die die Seitenwändeder Kontaktlöcher 750 bedecken,zurückgeätzt. Alsnächstes wirdeine obere Leitungsschicht 800 auf der gesamten Oberfläche desHalbleitersubstrats mit den Spacern 650 zum Auffüllen derKontaktlöcher 750 ausgebildet.Die obere Leitungsschicht 800 kann beispielsweise aus einerPolysiliziumschicht oder einer Metallschicht austrebildet sein.Wenn die obere Leitungsschicht 800 als eine Metallschichtausgebildet wird. wird vor der Ausbildung der Metallschicht vorzugsweiseeine Diffusionsbarrierenschicht ausgebildet.
    [0040] Gemäß 2G werden die obere Leitungsschicht 800 unddie Opfermaskenmuster 600 solange planarisiert, bis dieOberflächender vertieften Maskenmuster 470 freigelegt sind. Im Ergebniswerden Leitungsplugs 850 ausgebildet, die mit den aktivenBereichen elektrisch zu verbinden sind, oder Pads, die an der Oberfläche desHalbleitersubstrats 100 freigelegt sind. Die Plugs 850 sindvoneinander durch die vertieften Maskenmuster 470 und dieZwischenisolationsschichtmuster 500 getrennt. Die Plugs 850 sindin der Lage, als Kontaktpads zu dienen und somit kann ein Aspektverhältnis derKontaktlöcher,die auf den Plugs 850 auszubilden sind, verringert werden.
    [0041] In Übereinstimmungmit einer Ausführungsformder vorliegenden Erfindung kann die Gesamthöhe der Plugs 850 verringertwerden, da die Opfermaskenmuster 600 vollständig entferntwerden. Ferner werden die Verbindungen 350 durch die Kontaktlöcher 750 kaumfreigelegt, und die Durchschlagsspannungen zwischen den Verbindungen 350 und denPlugs 850 vergrößert, dadie Opfermaskenmuster 600 mit einer niedrigeren Ätzrate alseine Siliziumnitridschicht bei dem Ätzverfahren zum Ausbilden der Kontaktlöcher 750 verwendetwerden. Da die Zwischenisolationsschicht zum Bedecken der Verbindungsmuster 370 ohneSpacer mit einer hohen Dielektrizitätskonstante erfolgt, können auchdie Kopplungskapazitätenzwischen den Verbindungen 350 verringert werden. Fernerwerden die Kopplungskapazitätenzwischen den Verbindungen 350 und den Plugs 850 für den Fallverringert, daß dieSpacer 650, die die Seitenwände der Kontaktlöcher 750 bedecken,aus einer Siliziumoxidschicht ausgebildet sind.
    [0042] 3A bis 3F sind Querschnittsdiagramme, die dieErläuterungdes Verfahrens zum Ausbilden einer selbstausgerichteten Kontaktstrukturin Übereinstimmungmit alternativen Ausführungsformender vorliegenden Erfindung hilfreich sind.
    [0043] Gemäß 3A werden aufeinanderfolgend, wievorstehend unter Bezugnahme auf 2A bereitsbeschrieben, eine untere Isolationsschicht 200, eine untereLeitungs schicht 300 und eine Maskenschicht 400 ausgebildet.Die Maskenschicht 400 ist jedoch durch ein Aufeinanderschichteneiner ersten Maskenschicht 410, einer Pufferschicht 420 undeiner zweiten Maskenschicht 430 sequentiell ausgebildet.Da die zweite Maskenschicht 430 als eine Ätzmaskewährendeines Ätzverfahrensder unteren Leitungsschicht 300 verwendet wird, solltesie als eine Isolierschicht mit einer niedrigen Ätzrate für ein Ätzmittel der unteren Leitungsschicht 300 ausgebildet sein.Vorzugsweise kann die zweite Maskenschicht 430 als eineSiliziumnitridschicht ausgebildet sein.
    [0044] Dieerste Maskenschicht 410 wird dazu verwendet, die untereLeitungsschicht 300 vor einer Ätzbeschädigung zu schützen, sodaß sieals eine Siliziumnitridschicht ausgebildet sein kann. Die Pufferschicht 420 dientals eine Ätzstopschicht,wenn die zweite Maskenschicht 420 naß-geätzt wird. Demgemäß kann diePufferschicht 420 als eine Isolationsschicht mit einerhohen Ätzselektivität bezüglich der zweitenMaskenschicht 430 ausgebildet werden. D. h., wenn die zweiteMaskenschicht 430 als eine Siliziumnitridschicht ausgebildetist, kann die Pufferschicht 420 als eine Siliziumoxidschichtausgebildet sein.
    [0045] Gemäß 3B werden, wie zuvor unterBezugnahme auf 2B beschrieben,die Maskenschicht 400 und die untere Leitungsschicht 300 sequentiellgemustert, um Maskenmuster 450 und Verbindungen 350 auszubilden.Im Ergebnis werden Verbindungsmuster 370, welche die Verbindungen 350 unddie Maskenmuster 450, die auf den Verbindungen 350 aufgeschichtetsind, enthalten, ausgebildet.
    [0046] DieMaskenmuster 450 werden durch sequentielles Mustern derzweiten Maskenschicht 430, der Pufferschicht 420 undder ersten Maskenschicht 410 unter Verwendung eines Photolithographieverfahrensund eines Ätzverfahrensausgebildet. Demgemäß enthaltendie Maskenmuster 450 erste Maskenmuster 415, Pufferschichtmuster 425 undzweite Maskenmuster 435, welche sequentiell aufeinander geschichtetsind.
    [0047] Alsnächsteswird, wie unter Bezugnahme auf 2B beschrieben,eine Zwischenisolationsschicht auf der gesamten Oberfläche desHalbleitersubstrats mit den Verbindungsmustern 370 ausgebildetund diese solange planarisiert, bis die Oberfläche der Maskenmuster 450 freigelegtist. Im Ergebnis werden Zwischenisolationsschichtmuster 500,die die Lückenbereicheauffüllen,die durch die Verbindungsmuster 370 definiert sind, ausgebildetund die Oberflächender zweiten Maskenmuster 435 sind freigelegt.
    [0048] Gemäß 3C werden die freigelegten zweitenMaskenmuster 435 naß-geätzt undselektiv entfernt. Im Ergebnis werden die Oberflächen der Pufferschichtmuster 425 freigelegtund die vertieften Maskenmuster 470 ausgebildet. D. h.,Vertiefungen 550, die durch die Zwischenisolationsschichtmuster 500 definiertwerden, werden auf den Pufferschichtmustern 425 ausgebildet.Die Pufferschichtmuster 425 dienen als Ätzstopschichten, wenn die zweiten Maskenmuster 435 naß-geätzt werden.Demgemäß kann mitHilfe der Pufferschichtmuster 425 das Naß-Ätzverfahrenfür diezweiten Maskenmuster 435 ohne weiteres gesteuert werden.
    [0049] Gemäß 3D wird eine Opfermaskenschichtauf der gesamten Oberflächedes Halbleitersubstrats mit den Vertiefungen 550 ausgebildet,wie unter Bezugnahme auf 2D beschrieben.Die Opfermaskenschicht wird solange planarisiert, bis Oberflächen derZwischenisolationsschichtmuster 500 freigelegt sind, umdie Opfermaskenmuster 600 auszubilden. Die Opfermaskenmuster 600 füllen dieVertiefungen 550 auf und sind durch die Zwischenisolationsschichtmuster 500 getrennt.
    [0050] Gemäß 3E wird ein Photoresistmuster 700 mit Öffnungen,die vorbestimmte Bereiche der Zwischenisolationsschichtmuster 500 freilegen,ausgebildet, wie bereits unter Bezugnahme auf 2E beschrieben. Ebenso werden, wie bereitsunter Bezugnahme auf 2E beschrieben,die Zwischenisolationsschichtmuster 500 und die untereIsolationsschicht 200 unter Verwendung des Photoresistmusters 700 undder Opfermaskenmuster 600 als Ätzmasken zum Ausbilden vonselbstausgerichteten Kontaktlöchern 750,die vorbestimmte Bereiche des Halbleitersubstrats 100 freilegen,sequentiell geätzt.
    [0051] Gemäß 3F werden, wie zuvor bereitsbei 2F und 2G beschrieben, Spacer 650 aufden Seitenwändender selbstausgerichteten Kontaktlöcher 750 ausgebildetund eine obere Leitungsschicht auf der gesamten Oberfläche desHalbleitersubstrats mit den Spacern 650 zum Auffüllen der selbstausgerichtetenKontaktlöcher 750 ausgebildet.Als nächsteswird die obere Leitungsschicht solange planarisiert, bis die Pufferschichtmuster 425 zumAusbilden von Plugs 850 in den selbstausgerichteten Kontaktlöchern 750 freigelegtsind. Hierbei könnendie Pufferschichtmuster 425 während des Planarisationsverfahrensentfernt werden.
    [0052] Ausführungsformender vorliegenden Erfindung, die vorstehend unter Bezugnahme auf 3A bis 3F erläutert worden sind, weisen denVorteil auf, daß das Ätzverfahrenbei dem Schritt des Ausbildens der vertieften Maskenmuster 470 leichtgesteuert werden kann, da die Pufferschichtmuster 425 als eine Ätzstopschichtdienen.
    [0053] 4A bis 4F sind Querschnittsdiagramme, die zumErläuterneines Verfahrens zum Ausbilden einer selbstausgerichteten Kontaktstrukturin Übereinstimmungmit anderen Ausführungsformender vorliegenden Erfindung hilfreich sind.
    [0054] Gemäß 4A bis 4C wird, wie zuvor unter Bezugnahme auf 2A bis 2C beschrieben, eine untere Isolationsschicht 200 aufeinem Halbleitersubstrat 100 ausgebildet und Verbindungen 350,Zwischenisolationsschichtmuster 500 und vertiefte Maskenmuster 470 sowieVertiefungen 550 ausgebildet.
    [0055] Gemäß 4D werden die Zwischenisolationsschichtmuster 500 isotropgeätzt,um vergrößerte Vertiefungen 570 aufden vertieften Maskenmustern 470 auszubilden. Bei diesemBeispiel weisen die vertieften Maskenmuster 470 eine niedrige Ätzrate für ein Ätzmittelder Zwischenisolationsschichtmuster 500 auf, so daß die vertieftenMaskenmuster 470 teilweise geätzt werden.
    [0056] Gemäß 4E wird eine Opfermaskenschichtauf der gesamten Oberflächedes Halbleitersubstrats mit den vergrößerten Vertiefungen 570 ausgebildet.Die Opfer maskenschicht, wie zuvor bereits unter Bezugnahme auf 2D beschrieben, wird aufeiner Materialschicht mit einer niedrigeren Ätzrate bezüglich der Maskenschicht 400 in 2A für eine Ätzrezeptur zum Ätzen derZwischenisolationsschichtmuster 500 ausgebildet. Vorzugsweise kanndie Opfermaskenschicht aus einer Polysiliziumschicht ausgebildetsein.
    [0057] DieOpfermaskenschicht wird anschließend solange planarisiert,bis die oberen Oberflächender Zwischenisolationsschichtmuster 500 freigelegt sind, umOpfermaskenmuster 600 auszubilden. Die Opfermaskenmuster 600 füllen dievergrößerten Vertiefungen 570 aufund sind durch die Zwischenisolationsschichtmuster 500 voneinandergetrennt.
    [0058] Gemäß 4F wird, wie bereits unterBezugnahme auf 2E beschrieben,ein Photoresistmuster 700 mit Öffnungen, die vorbestimmteAbschnitte der Zwischenisolationsschichtmuster 500 freilegen,auf dem Halbleitersubstrat einschließlich der Opfermaskenmuster 600 ausgebildet.Das Photoresistmuster 700 weist Öffnungen auf, die über den aktivenBereichen (nicht gezeigt) oder/und den Leitungspads (nicht gezeigt)liegen, die in dem Halbleitersubstrat 100 ausgebildet sind.Ferner könnendie Opfermaskenmuster 600 teilweise durch die Öffnungendes Photoresistmusters teilweise freigelegt werden.
    [0059] Die Öffnungendes Photoresistmusters 700 können in einer Lochform odereiner Linienform, die sich kreuzförmig über die Opfermaskenmuster 600 erstrecken,ausgebildet sein.
    [0060] UnterVerwendung des Photoresistmuster 700 und des Opfermaskenmusters 600 als Ätzmasken,werden die Zwischenisolationsschichtmuster 500 und dieuntere Isolationsschicht 200 geätzt. Im Ergebnis werden selbstausgerichteteKontaktlöcher 750 ausgebildet,die die aktiven Bereiche (nicht gezeigt) oder die Pads (nicht gezeigt)freilegen.
    [0061] Hierbeiverbleiben die Zwischenisolationsschichtmuster 500 teilweisezwischen den Kontaktlöchern 750 undden Seitenwändender Verbindungsmuster 350, 470, so daß Spacer 650 ausgebildet werden.Die Spacer 650 werden währendder Ausbildung der selbstausgerichteten Kontaktlöcher 750 automatischausgebildet, so daß keinzusätzliches Spacerausbildungsverfahrennotwendig ist.
    [0062] Gemäß 4G wird das Photoresistmuster 700,nach der Ausbildung der selbstausgerichteten Kontaktlöcher 750 entfernt.Eine Leitungsschicht 800 wird anschließend auf der gesamten Oberfläche des Halbleitersubstratsmit den Kontaktlöchern 750 ausgebildet.Wie bereits vorangehend unter Bezugnahme auf 2F beschrieben, kann die obere Leitungsschicht 800 beispielsweiseaus einer Polysiliziumschicht oder einer Metallschicht ausgebildetsein. Eine Diffusionsbarrierenschicht kann vor der Ausbildung derMetallschicht ausgebildet werden.
    [0063] Gemäß 4H wird die obere Leitungsschicht 800 unddie Opfermaskenmuster 600 solange planarisiert, bis dieoberen Oberflächender vertieften Maskenmuster 470 freigelegt sind. Im Ergebniswerden Plugs 850, die mit den nicht näher dargestellten aktiven Bereichenoder den nicht näherdargestellten Leitungspads, die in dem Halbleitersubstrat 100 ausgebildetsind, elektrisch verbunden sind, ausgebildet. Die Plugs 850 sindvoneinander durch die vertieften Maskenmuster 470 und denZwischenisolationsschichtmustern 500 getrennt.
    [0064] Gemäß eineranderen Ausführungsformder vorliegenden Erfindung und unter Bezugnahme auf 4A bis 4H sinddie Opfermaskenmuster 600 breiter als die Verbindungen 350 unddie vertieften Maskenmuster 470, so daß Spacer 650 zwischenden Seitenwändender Verbindungsmuster 350 und 470 und den Kontaktlöchern 750 ohneeinen zusätzlichen Spacerausbildungsverfahrenausgebildet werden, wenn die Kontaktlöcher 750 ausgebildetwerden. Demgemäß vereinfachtsich das Verfahren zum Ausbilden der Kontaktstruktur. Da fernerdie Zwischenisolationsschichtmuster 500 eine niedrige Dielektrizitätskonstanteaufweisen, verringern sich Kopplungskapazitäten zwischen den Plugs 850 undden Verbindungen 350.
    [0065] 5A bis 5G sind Querschnittsdiagramme, die zurErläuterungfür einVerfahren zum Ausbilden einer selbstausgerichteten Kontaktstrukturin Übereinstimmungmit weiteren anderen Ausführungsformender vorliegenden Erfindung hilfreich sind, wobei die Maskenschicht 400 alseine mehrlagige Struktur ausgebildet wird.
    [0066] Gemäß 5A bis 5C wird, wie bereit zuvor unter Bezugnahmeauf 3A und 3C beschrieben, eine untereIsolationsschicht 200 auf einem Halbleitersubstrat 100 ausgebildetund Verbindungsmuster 370, die Verbindungen 350,erste Maskenmuster 415, Pufferschichtmuster 425 undzweite Maskenmuster 435 aufweisen, auf der unteren Isolationsschicht 200 ausgebildet.Als nächsteswerden Zwischenisolationsschichtmuster 500 zum Auffüllen der Lückenbereichezwischen den Verbindungsmustern 370 ausgebildet und diezweiten Maskenmuster 435 werden zum Ausbilden von Vertiefungen,wie bereits unter Bezugnahme auf 3A bis 3C beschrieben, selektiventfernt.
    [0067] Gemäß 5D werden, wie zuvor bereits unterBezugnahme auf 4D beschrieben,die Zwischenisolationsschichtmuster 500 isotrop geätzt, um vergrößerte Vertiefungen 570 auszubilden.Hierbei könnendie Pufferschichtmuster 425 während des isotropen Ätzverfahrensweggeätztwerden. Jedoch könnendie ersten Maskenmuster 415 nicht entfernt werden, da dieersten Maskenmuster 415 eine niedrige Ätzrate für ein Ätzmittel aufweisen, das während desisotropen Ätzverfahrensverwendet wird. Da ferner die Pufferschichtmuster 425 während desisotropen Ätzverfahrensgeätztwerden, sind die geätzten Mengenan Zwischenisolationsschichtmustern 500 entlang der Seitenwände derersten Maskenmuster 415 verringert.
    [0068] Gemäß 5E werden, wie zuvor bereits unterBezugnahme auf 4E beschrieben,Opfermaskenmuster 600 derart ausgebildet, daß sie durch dieZwischenisolationsschichtmuster 500 voneinander getrenntsind. Die ersten Maskenmuster 415 sind unterhalb der Opfermaskenmuster 600 angeordnet.
    [0069] Gemäß 5F wird ein Photoresistmuster 700 mit Öffnungen,wie zuvor bereits unter Bezugnahme auf 4F beschrieben, auf dem Halbleitersubstratmit den Opfermaskenmustern 600 ausgebildet und die Zwischenisolationsschichtmuster 500 werdenunter Verwendung des Photoresistmusters 700 und der Opfermaskenmuster 600 als Ätzmasken solangegeätzt,bis die Oberflächendes Halbleitersubstrats 100 freigelegt sind, so daß selbstausgerichteteKontaktlöcher 750,die bis zu der Oberfläche desHalbleitersubstrats 100 reichen, ausgebildet werden. Hierbeiwerden automatisch Spacer zwischen den Seitenwänden der Verbindungsmuster 350 und 415 undden selbstausgerichteten Kontaktlöchern 750 ohne einzusätzlichesSpacerausbildungsverfahren ausgebildet.
    [0070] Gemäß 5G wird, nachdem das Photoresistmuster 700 entferntworden ist, wie bereits zuvor unter Bezugnahmen auf 4G und 4H beschrieben,eine obere Leitungsschicht auf der gesamten Oberfläche desHalbleitersubstrats einschließlichder Kontaktlöcher 750 ausgebildet.Als nächsteswerden die obere Leitungsschicht und die Opfermaskenmuster 600 solangeplanarisiert, bis Oberflächender ersten Maskenmuster 415 freigelegt sind, so daß Plugs 850 inden Kontaktlöchern 750 ausgebildetwerden.
    [0071] In Übereinstimmungmit anderen Auführungsformender vorliegenden Erfindung und unter Bezugnahme auf 5A bis 5G wirddas Ätzverfahrender zweiten Maskenmuster 435 leicht steuerbar, da die Pufferschichtmuster 425 selektivals Ätzstopschichtenwährenddes Ätzensder zweiten Maskenmuster 435 dienen. Da die Pufferschichtmuster 425 entferntwerden, wenn die Zwischenisolationsschichtmuster 500 geätzt werden,wird die Vertiefungsgröße der Zwischenisolationsschichtmuster 500 entlangder Seitenwändeder zweiten Maskenmuster 415 minimiert.
    [0072] In Übereinstimmungmit einigen Ausführungsformender Erfindung wird ein Verfahren zum Ausbilden einer selbstausgerichtetenKontaktstruktur unter Verwendung einer Opfermaskenschicht vorgesehen.Das Verfahren enthältein Ausbilden einer unteren Leitungsschicht und einer Maskenschichtauf einem Halbleitersubstrat. Die Masken schicht und die untere Leitungsschichtwerden anschließendkontinuierlich gemustert, um eine Anzahl an parallelen Verbindungsmusterauszubilden. Jedes der Verbindungsmuster weist eine Verbindung undein Maskenmuster auf, die in dieser Reihenfolge aufeinander geschichtetsind. Die Zwischenisolationsschichtmuster werden zum Auffüllen vonLückenbereichenzwischen den Verbindungsmustern ausgebildet und anschließend werdendie Maskenmuster zum Ausbilden von vertieften Maskenmustern teilweisegeätzt, umVertiefungen zwischen den Zwischenisolationsmustern zu definieren.Anschließendwerden Opfermaskenmuster zum Auffüllen der Vertiefungen ausgebildet,und anschließendein vorbestimmter Bereich der Zwischenisolationschichtmuster unterVerwendung der Opfermaskenmuster als Ätzmasken geätzt, um selbstausgerichteteKontaktlöcherauszubilden, die einen vorbestimmten Bereich des Halbleitersubstratsfreilegen. Ein Spacer, der eine Seitenwand des selbstausgerichtetenKontaktlochs bedeckt, wird ausgebildet und eine obere Leitungsschichtwird auf der gesamten Oberflächedes Halbleitersubstrats mit dem Spacer zum Auffüllen des selbstausgerichtetenKontaktlochs ausgebildet. Die obere Leitungsschicht und die Opfermaskenschichtenwerden anschließendsolange planarisiert, bis obere Oberflächen der vertieften Maskenmusterzum Ausbilden eines Plugs, der von dem Spacer umgeben ist, freigelegtsind.
    [0073] Vorzugsweisekann die Maskenschicht durch sequentielles Aufeinanderschichteneiner ersten Maskenschicht, einer Pufferschicht und einer zweiten Maskenschichtausgebildet sein. In diesem Fall werden die Maskenmuster durch aufeinanderfolgendes Musternder zweiten Maskenschicht, der Pufferschicht und der ersten Maskenschichtzum Ausbilden der ersten Maskenschichtmuster, der Pufferschichtmusterund der zweiten Maskenmuster ausgebildet. Ebenso werden die vertieftenMaskenmuster durch selektives Ätzender zweiten Maskenmuster zum Freilegen der Pufferschichtmuster ausgebildet.
    [0074] In Übereinstimmungmit einer anderen Ausführungsformder vorliegenden Erfindung wird ein Verfahren zum Ausbilden einerselbstausgerichteten Kontaktstruktur unter Verwendung einer Opfermaskenschichtvorgesehen. Das Verfahren enthältein aufeinanderfolgendes Ausbilden einer unteren Leitungsschichtund einer Maskenschicht auf einem Halbleitersubstrat. Die Maskenschichtund die untere Leitungsschicht werden kontinuierlich gemustert,um eine Anzahl an parallelen Verbindungsmustern auszubilden. Jedesder Verbindungsmuster weist eine Verbindung und ein Maskenmusterauf, welche in dieser Reihenfolge aufeinander geschichtet sind. Zwischenisolationsschichtmusterwerden zum Auffüllenvon Lückenbereichenzwischen den Verbindungsmustern ausgebildet und anschließend werden dieMaskenmuster zum Ausbilden von vertieften Maskenmustern, die Vertiefungenzwischen den Zwischenisolationsschichtmustern definieren, teilweise geätzt. Anschließend werdendie Zwischenisolationsschichtmuster zwischen den Vertiefungen isotropgeätzt,um vergrößerte Vertiefungenauszubilden, die breiter als die vertieften Maskenmuster sind. Als nächstes werdenOpfermaskenmuster zum Auffüllen dervergrößerten Vertiefungenausgebildet und anschließendein vorbestimmter Bereich der Zwischenisolationsschichtmuster unterVerwendung der Opfermaskenmuster als Ätzmasken anisotrop geätzt, wodurchein selbstausgerichtetes Kontaktloch ausgebildet wird, das einenvorbestimmten Bereich des Halbleitersubstrats freilegt. Hierbeiverbleiben Abschnitte der Zwischenisolationsschichtmuster zwischenden Seitenwändender Verbindungsmuster und des selbstausgerichteten Kontaktlochs.Als nächsteswird eine obere Leitungsschicht, die das selbstausgerichtete Kontaktlochauffüllt,auf der gesamten Oberflächedes Halbleitersubstrats mit dem selbstausgerichteten Kontaktlochausgebildet. Die obere Leitungsschicht und die Opfermaskenmusterwerden anschließendsolange planarisiert, bis die oberen Oberflächen der vertieften Maskenmusterfreigelegt sind, wodurch ein Plug ausgebildet wird, der das selbstausgerichteteKontaktloch auffüllt.
    [0075] Vorzugsweisewird die Maskenschicht durch sequentielles Aufeinanderschichteneiner ersten Maskenschicht, einer Pufferschicht und einer zweiten Maskenschichtausgebildet. In diesem Fall werden die Maskenmuster durch ein aufeinanderfolgendes Musternder zweiten Maskenschicht, der Pufferschicht und der ersten Maskenschichtzum Ausbilden von ersten Maskenschichtmustern, Pufferschichtmusternund zweiten Maskenschichtmustern ausgebildet. Ebenso werden dievertieften Maskenmuster durch selektives Ätzen der zweiten Maskenmuster zumFreilegen der Pufferschichtmuster ausgebildet.
    [0076] BevorzugteAusführungsformender vorliegenden Erfindung sind hierin offenbart worden und obgleichbestimmte Ausdrückeverwendet wurden sind, sind diese lediglich in einem allgemeinenund beschreibenden Sinn auszulegen und nicht zum Zwecke der Beschränkung. Demgemäß ist esfür den Fachmannoffensichtlich, daß zahlreiche Änderungenin Form und Detail vorgenommen werden können, ohne von dem Erfindungsgedankenund dem Umfang der vorliegenden Erfindung, wie in den folgendenAnsprüchendargelegt ist, abzuweichen.
    权利要求:
    Claims (50)
    [1] Verfahren zum Ausbilden einer selbstausgerichtetenKontaktstruktur, das aufweist: Ausbilden einer Vielzahl vonparallelen Verbindungsmustern auf einem Halbleitersubstrat, wobeijedes der Verbindungsmuster eine Verbindung und ein Maskenmusteraufweist, die aufeinanderfolgend geschichtet sind; Ausbildenvon Zwischenisolationsschichtmustern, die Lückenbereiche zwischen den Verbindungsmusternauffüllen; teilweises Ätzen derMaskenmuster, um vertiefte Maskenmuster auszubilden, die Vertiefungenzwischen den Zwischenisolationsschichtmustern definieren; Ausbildenvon Opfermaskenmustern, die die Vertiefungen auffüllen; Ätzen einesvorbestimmten Bereichs von einem der Zwischenisolationsschichtmusterunter Verwendung der Opfermaskenmuster als Ätzmasken, um ein selbstausgerichtetesKontaktloch auszubilden, das einen vorbestimmten Bereich des Halbleitersubstrats freilegt; Ausbildeneines Spacers, der eine Seitenwand auf dem selbstausgerichtetenKontaktloch bedeckt; Ausbilden einer oberen Leitungsschicht,die das selbstausgerichtete Kontaktloch auffüllt, auf der gesamten Oberfläche desHalbleitersubstrats einschließlichdes Spacers; und Planarisieren der oberen Leitungsschicht und derOpfermaskenmuster solange, bis die oberen Oberflächen der vertieften Maskenmusterfreigelegt sind, um so einen Plug auszubilden, der von dem Spacerumgeben ist.
    [2] Verfahren nach Anspruch 1, wobei ein Ausbilden derVerbindungsmuster aufweist: sequentielles Ausbilden einer unterenLeitungsschicht und einer Maskenschicht auf dem Halbleitersubstrat;und Mustern der Maskenschicht und der unteren Leitungsschicht.
    [3] Verfahren nach Anspruch 2, wobei die untere Leitungsschichtdurch eine aufeinanderfolgendes Schichten einer Polysiliziumschichtund einer Metallsilizidschicht oder durch aufeinanderfolgende Schichteneiner Diffusionsbarrierenschicht und einer Metallschicht ausgebildetwird.
    [4] Verfahren nach Anspruch 2, wobei die Maskenschichtals eine Isolationsschicht mit einer niedrigen Ätzrate bezüglich eines Ätzmittelsfür dieuntere Leitungsschicht ausgebildet wird.
    [5] Verfahren nach Anspruch 4, wobei die Isolationsschicht,die eine niedrige Ätzrateaufweist, als eine Siliziumnitridschicht ausgebildet wird.
    [6] Verfahren nach Anspruch 1, wobei die Zwischenisolationsschichtmusteraus einer Low-K-Dielektrikschicht mit einer niedrigen Dielektrizitätskonstantebezüglich einerSiliziumnitridschicht und einer niedrigen Ätzrate bezüglich eines Ätzmittelsdes Maskenmusters ausgebildet werden.
    [7] Verfahren nach Anspruch 6, wobei die Low-K-Dielektrikschichtals eine Siliziumoxidschicht ausgebildet wird.
    [8] Verfahren nach Anspruch 1, wobei die Opfermaskenmusteraus einer Materialschicht ausgebildet werden, die eine niedrigere Ätzrate alsdie der Maskenmuster füreine Ätzrezepturbeim Ätzender Zwischenisolationsschichtmuster aufweist.
    [9] Verfahren nach Anspruch 8, wobei die Materialschicht,die eine niedrigere Ätzrateals die Maskenmuster aufweist, eine als Polysiliziumschicht ausgebildetwird.
    [10] Verfahren nach Anspruch 1, wobei der Spacer ausder gleichen Materialschicht wie die Zwischenisolationsschichtmusterausgebildet wird.
    [11] Verfahren nach Anspruch 1, wobei die obere Leitungsschichtals eine Polysiliziumschicht ausgebildet wird.
    [12] Verfahren zum Ausbilden einer selbstausgerichtetenKontaktstruktur, das aufweist: Ausbilden einer Vielzahl vonparallelen Leitungsmustern auf einem Halbleitersubstrat, wobei jedesvon den Verbindungsmustern eine Verbindung, ein erstes Maskenmuster,ein Pufferschichtmuster und ein zweites Maskenmuster aufweisen,welche aufeinanderfolgend geschichtet sind; Ausbilden von Zwischenisolationsschichtmustern, dieLückenbereichezwischen den Verbindungsmustern auffüllen; Ätzen der zweiten Maskenmuster,um Vertiefungen auszubilden, die die Pufferschichtmuster zwischen denZwischenisolationsschichtmustern freilegen; Ausbilden von Opfermaskenmustern,die die Vertiefungen auffüllen; Ätzen einesvorbestimmten Bereichs der Zwischenisolationsschichtmuster unterVerwendung der Opfermaskenmuster als Ätzmasken, um ein selbstausgerichtetesKontaktloch auszubilden, das einen vorbestimmten Bereich des Halbleitersubstratsfreilegt; Ausbilden eines Spacers, der eine Seitenwand des selbstausgerichtetenKontaktlochs bedeckt; Ausbilden einer oberen Leitungsschicht,die das selbstausgerichtete Kontaktloch auffüllt, auf der gesamten Oberfläche desHalbleitersubstrats einschließlichdes Spacers; und Planarisieren der oberen Leitungsschicht undder Opfermaskenmuster, solange bis die oberen Oberflächen derPufferschichtmuster freigelegt sind, um einen Plug auszubilden,der von dem Spacer umgeben ist.
    [13] Verfahren nach Anspruch 12, wobei ein Ausbildender Verbindungsmuster aufweist: sequentielles Ausbilden einerunteren Leitungsschicht, einer ersten Maskenschicht, einer Pufferschichtund einer zweiten Maskenschicht auf dem Halbleitersubstrat; und kontinuierlichesMustern der zweiten Maskenschicht, der Pufferschicht, der erstenMaskenschicht und der unteren Leitungsschicht.
    [14] Verfahren nach Anspruch 13, wobei die untere Leitungsschichtdurch ein Aufeinanderschichten einer Polysiliziumschicht und einerMetallsilizidschicht ausgebildet wird oder durch Aufeinanderschichteneiner Diffusionsbarrierenschicht und einer Metallschicht.
    [15] Verfahren nach Anspruch 13, wobei die erste Maskenschichtals eine Siliziumnitridschicht ausgebildet wird.
    [16] Verfahren nach Anspruch 13, wobei die Pufferschichtals eine Isolationsschicht mit einer Ätzselektivität bezüglich derzweiten Maskenschicht ausgebildet wird.
    [17] Verfahren nach Anspruch 13, wobei die zweite Maskenschichtals eine Isolationsschicht mit einer niedrigen Ätzrate bezüglich eines Ätzmittelsfür die untereLeitungsschicht ausgebildet wird.
    [18] Verfahren nach Anspruch 17, wobei die Isolationsschicht,die eine niedrige Ätzrateaufweist, als eine Siliziumnitridschicht ausgebildet wird.
    [19] Verfahren nach Anspruch 12, wobei die Zwischenisolationsschichtmusteraus einer Low-K-Dielektrikschicht mit einer niedrigen Dielektrizitätskonstantebezüglicheiner Siliziumnitridschicht und einer niedrigen Ätzrate bezüglich eines Ätzmittelsdes Maskenmusters ausgebildet werden.
    [20] Verfahren nach Anspruch 19, wobei die Low-K-Dielektrikschichtals eine Siliziumoxidschicht ausgebildet wird.
    [21] Verfahren nach Anspruch 12, wobei die Opfermaskenmusteraus einer Materialschicht ausgebildet sind, die eine niedrigere Ätzrate alsdas der zweiten Maskenmuster füreine Ätzrezepturbeim Ätzen derZwischenisolationsschichtmuster aufweist.
    [22] Verfahren nach Anspruch 21, wobei die Materialschicht,die eine niedrigere Ätzrateals das zweite Maskenmuster aufweist, als eine Polysiliziumschicht ausgebildetwird.
    [23] Verfahren nach Anspruch 12, wobei der Spacer ausder gleichen Materialschicht wie die Zwischenisolationsschichtmusterausgebildet wird.
    [24] Verfahren nach Anspruch 12, wobei die obere Leitungsschichtals eine Polysiliziumschicht ausgebildet wird.
    [25] Verfahren nach Anspruch 12, das ferner ein Planarisierender Pufferschichtenmuster nach dem Planarisieren der oberen Leitungsschichtund der Opfermaskenmuster aufweist, solange bis die oberen Oberflächen derersten Maskenmuster freigelegt sind,.
    [26] Verfahren zum Ausbilden einer selbstausgerichtetenKontaktstruktur, das aufweist: Ausbilden einer Vielzahl vonVerbindungsmustern auf einem Halbleitersubstrat, wobei jedes derVerbindungsmuster eine Verbindung und ein Maskenmuster aufweist,die aufeinanderfolgend geschichtet sind; Ausbilden von Zwischenisolationsmustern,die Lückenbereichezwischen den Verbindungsmustern auffüllen; teilweises Ätzen derMaskenmuster, um vertiefte Maskenmuster auszubilden, die Vertiefungenzwischen den Zwischenisolationsmustern definieren; isotropes Ätzen derZwischenisolationsschichtmuster zwischen den Vertiefungen, um vergrößerte Vertiefungenauszubilden, die breiter als die vertieften Maskenmuster sind; Ausbildenvon Opfermaskenmustern, die die vergrößerten Vertiefungen auffüllen; anisotropes Ätzen einesvorbestimmten Bereichs einer der Zwischenisolationsschichtmusterunter Verwendung der Opfermaskenmuster als Ätzmasken, um ein selbstausgerichtetesKontaktloch auszubilden, das einen vorbestimmten Bereich des Halbleitersubstrats freilegt,wobei Abschnitte der Zwischenisolationsschichtmuster zwischen denSeitenwändender Verbindungsmuster und des selbstausgerichteten Kontaktlochsverbleiben; Ausbilden einer oberen Leitungsschicht, die das selbstausgerichteteKontaktloch ausffüllt,auf der gesamten Oberflächedes Halbleitersubstrats einschließlich des selbstausgerichtetenKontaktlochs; und Planarisieren der oberen Leiterschicht undder Opfermaskenmuster, solange bis die oberen Oberflächen dervertieften Maskenmuster freigelegt sind, wodurch ein Plug ausgebildetwird, der das selbstausgerichtete Kontaktloch auffüllt.
    [27] Verfahren nach Anspruch 26, wobei ein Ausbildender Verbindungsmuster aufweist: sequentielles Ausbilden einerunteren Leitungsschicht und einer Maskenschicht auf dem Halbleitersubstrat;und Mustern der Maskenschicht und der unteren Leitungsschicht.
    [28] Verfahren nach Anspruch 27, wobei die untere Leitungsschichtdurch ein aufeinanderfolgendes Schichten einer Polysiliziumschichtund einer Metallsiliziumschicht oder durch ein aufeinanderfolgendes Schichteneiner Diffusionsbarrierenschicht und einer Metallschicht ausgebildetwird.
    [29] Verfahren nach Anspruch 27, wobei die Maskenschichtals eine Isolationsschicht mit einer niedrigen Ätzrate bezüglich eines Ätzmittelsfür dieuntere Leitungsschicht ausgebildet wird.
    [30] Verfahren nach Anspruch 29, wobei die Isolationsschicht,die eine niedrige Ätzrateaufweist, eine Siliziumnitridschicht ist.
    [31] Verfahren nach Anspruch 1, wobei die Zwischenisolationsschichtmusteraus einer Low-K-Dielektrikschicht mit einer niedrigen Dielektrizitätskonstantebezüglicheiner Siliziumnitridschicht und einer niedrigen Ätzrate bezüglich eines Ätzmittelsdes Maskenmusters ausgebildet werden.
    [32] Verfahren nach Anspruch 31, wobei die Low-K-Dielektrikschichtals eine Siliziumoxidschicht ausgebildet wird.
    [33] Verfahren nach Anspruch 26, wobei die Opfermaskenmusteraus einer Materialschicht ausgebildet sind, die eine niedrigere Ätzrate alsdie der Maskenmuster füreine Ätzrezepturbeim Ätzender Zwischenisolationsschichtmuster aufweist.
    [34] Verfahren nach Anspruch 33, wobei die Materialschicht,die eine niedrigere Ätzrateals die Maskenmuster aufweist, als eine Polysiliziumschicht ausgebildetwird.
    [35] Verfahren nach Anspruch 26, wobei die Abschnitteder Zwischenisolationsschichtmuster zwischen den Seitenwänden derVerbindungsmuster und des selbstausgerichteten Kontaktlochs als Spacerdienen.
    [36] Verfahren nach Anspruch 26, wobei die obere Leitungsschichtals eine Polysiliziumschicht ausgebildet wird.
    [37] Verfahren zum Ausbilden einer selbstausgerichtetenKontaktstruktur, das aufweist: Ausbilden einer Vielzahl vonparallelen Leitungsmustern auf einem Halbleitersubstrat, wobei jedesder Verbindungsmuster eine Verbindung, ein erstes Maskenmuster,ein Pufferschichtmuster und ein zweites Maskenmuster aufweist, welcheaufeinanderfolgend geschichtet sind; Ausbilden von Zwischenisolationsschichtmustern, dieLückenbereichezwischen den Verbindungsmustern auffüllen; Ätzen der zweiten Maskenmuster,um Vertiefungen auszubilden, die die Pufferschichtmuster zwischen denZwischenisolationsschichtmustern freilegen; isotropes Ätzen derZwischenisolationsschichtmuster zwischen den Vertiefungen, um vergrößerte Vertiefungenauszubilden, die breiter als die ersten Maskenmuster sind; Ausbildenvon Opfermaskenmustern, die die vergrößerten Vertiefungen auffüllen; anisotropes Ätzen einesvorbestimmten Bereichs der Zwischenisolationsschichtmuster unterVerwendung der Opfermaskenmuster als Ätzmasken, um ein selbstausgerichtetesKontaktloch auszubilden, das einen vorbestimmten Bereich des Halbleitersubstrats freilegt,wobei Abschnitte der Zwischenisolationsschichtmuster zwischen denVerbindungsmustern und den selbstausgerichteten Kontaktloch verbleiben; Ausbildeneiner oberen Leitungsschicht, die das selbstausgerichtete Kontaktlochauffüllt,auf der gesamten Oberflächedes Halbleitersubstrats einschließlich des selbstausgerichtetenKontaktlochs; und Planarisieren der oberen Leitungsschicht und derOpfermaskenmuster, solange bis die erste Maskenmuster freigelegt.sind, um einen Plug auszubilden, der das selbstausgerichtete Kontaktlochauffüllt.
    [38] Verfahren nach Anspruch 37, wobei ein Ausbildender Verbindungsmuster aufweist: sequentielles Ausbilden einerunteren Leitungsschicht, einer ersten Maskenschicht, einer Pufferschichtund einer zweiten Maskenschicht auf dem Halbleitersubstrat; und Musternder zweiten Maskenschicht, der Pufferschicht, der ersten Maskenschichtund der unteren Leitungsschicht.
    [39] Verfahren nach Anspruch 38, wobei die untere Leitungsschichtdurch ein Aufeinanderschichten einer Polysiliziumschicht und einerMetallsilizidschicht ausgebildet wird oder durch Aufeinanderschichteneiner Diffusionsbarrierenschicht und einer Metallschicht.
    [40] Verfahren nach Anspruch 38, wobei die erste Maskenschichtaus einer Siliziumnitridschicht ausgebildet ist.
    [41] Verfahren nach Anspruch 38, wobei die Pufferschichtals einer Isolationsschicht mit einer Ätzselektivität bezüglich derzweiten Maskenschicht ausgebildet wird.
    [42] Verfahren nach Anspruch 38, wobei die zweite Maskenschichtals eine Isolationsschicht mit einer niedrigen Ätzrate bezüglich eines Ätzmittelsfür die untereLeitungsschicht ausgebildet wird.
    [43] Verfahren nach Anspruch 42, wobei die Isolationsschicht,die eine niedrige Ätzrateaufweist, als eine Siliziumnitridschicht ausgebildet wird.
    [44] Verfahren nach Anspruch 37, wobei die Zwischenisolationsschichtmusteraus einer Low-K-Dielektrikschicht mit einer niedrigen Dielektrizitätskonstantebezüglicheiner Siliziumnitridschicht und einer niedrigen Ätzrate bezüglich eines Ätzmittelsdes Maskenmusters ausgebildet werden.
    [45] Verfahren nach Anspruch 44, wobei die Low-K-Dielektrikschichtals eine Siliziumoxidschicht ausgebildet wird.
    [46] Verfahren nach Anspruch 37, wobei die Pufferschichtmusterwährendder Ausbildung der vergrößerten Vertiefungenweggeätztwerden.
    [47] Verfahren nach Anspruch 37, wobei die Opfermaskenmusteraus einer Materialschicht ausgebildet sind, die eine niedrigere Ätzrate alsdas der zweiten Maskenmuster füreine Ätzrezepturbeim Ätzen derZwischenisolationsschichtmuster aufweist.
    [48] Verfahren nach Anspruch 47, wobei die Materialschicht,die eine niedrigere Ätzrateals das zweite Maskenmuster aufweist, als eine Polysiliziumschicht ausgebildetwird.
    [49] Verfahren nach Anspruch 37, wobei die Abschnitteder Zwischenisolationsschichtmuster zwischen den Seitenwänden derVerbindungsmuster und des selbstausgerichteten Kontaktlochs als Spacerdienen.
    [50] Verfahren nach Anspruch 37, wobei die obere Leitungsschichtals eine Polysiliziumschicht ausgebildet wird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US8482045B2|2013-07-09|Semiconductor memory device having vertical channel transistor and method for fabricating the same
    US6870268B2|2005-03-22|Integrated circuit devices formed through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region
    US6939780B2|2005-09-06|Methods of forming trench isolated integrated circuit devices including grooves
    KR101164972B1|2012-07-12|에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법
    KR100339683B1|2002-06-05|반도체 집적회로의 자기정렬 콘택 구조체 형성방법
    US6936510B2|2005-08-30|Semiconductor device with self-aligned contact and its manufacture
    US7488644B2|2009-02-10|Method of fabricating a semiconductor device
    US7855408B2|2010-12-21|Semiconductor device having fine contacts
    KR100503519B1|2005-07-22|반도체 장치 및 그 제조방법
    US7078759B2|2006-07-18|Semiconductor device manufacturing method and semiconductor device
    US7153727B2|2006-12-26|Semiconductor device and method of manufacturing the same
    US6730975B2|2004-05-04|DRAM device
    US6333274B2|2001-12-25|Method of manufacturing a semiconductor device including a seamless shallow trench isolation step
    US6756691B2|2004-06-29|Semiconductor device with an improvement in alignment, and method of manufacturing the same
    KR101051577B1|2011-07-22|반도체 소자 및 그의 형성 방법
    KR101990904B1|2019-06-19|수직형 반도체 소자
    JP4896781B2|2012-03-14|Method for manufacturing DRAM device
    US8034684B2|2011-10-11|Semiconductor device with improved overlay margin and method of manufacturing the same
    US6649510B2|2003-11-18|Method of forming semiconductor memory device using a double layered capping pattern
    US9082784B2|2015-07-14|Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region
    JP4036837B2|2008-01-23|Ｄｒａｍデバイスの縦型トランジスタに線成形マスタ・マスクを使用してビットライン・コンタクトを形成する方法
    US6709972B2|2004-03-23|Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions
    US7807569B2|2010-10-05|Method of manufacturing a contact structure for a semiconductor device
    JP2008078298A|2008-04-03|半導体装置及びその製造方法
    US6680511B2|2004-01-20|Integrated circuit devices providing improved short prevention
    同族专利:
    公开号 | 公开日
    JP2004356628A|2004-12-16|
    US7205232B2|2007-04-17|
    KR20040102310A|2004-12-04|
    JP4717374B2|2011-07-06|
    US20040241974A1|2004-12-02|
    KR100541046B1|2006-01-11|
    CN1574282A|2005-02-02|
    CN1319147C|2007-05-30|
    DE102004025925B4|2007-02-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-02-03| OP8| Request for examination as to paragraph 44 patent law|
    2007-08-02| 8364| No opposition during term of opposition|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]